Job Description
1: 顶层及block的CRG 设计及harden，DFT merge.
2: Memory compiler维护，memory instance 产生，使用和集成。
3: IP的配置, 尤其是CPU, CMN, PCIE, DDR等复杂模块的时钟，reset, 接口及memory 配置。
4: synthesis flow的优化及维护，普通模块的netlist 交付。
5: Formal flow 维护，formal检查。
6: 提供并维护正确的SDC。
7: 对芯片profile点负责，Timing methodology, 顶层和模块的Prime Time flow，timing signoff.
8: 基于PTPX的功耗仿真，支持emulation的功耗仿真
9: 低功耗设计, UPF code, MVRC check.
10: 对于ARM CPU，一致性总线，SOC，DDR及PCIE理解深入者优先。
Job requirements
1: 在synthesis, formal, prime time, CRG 设计, UPF等领域5年以上经验。
2: 熟悉PR流程，有hierarchical STA的经验，多次成功投片经验。
3: 良好的script能力。
4: 对SOC有较深的理解，尤其是对CPU, 一致性互联, DDR & PCIE有较深的理解。
